JEITA/ECセンター EDA標準WGでは、今年も「IBIS Summit in Japan」を開催します。
伝送線路シミュレーションに使用されるIBISモデルに関する開発状況、今後の展望、課題、事例紹介、実設計現場からの声などをテーマに、国内最大のEDA関連展示会であるEDS Fair 2012最終日に、同会場であるパシフィコ横浜にて開催します。
講演テーマの詳細は、決まり次第、順次HPに掲載します。

日時

2012年11月16日（金）13:30〜18:00（受付開始13:00）

会場

パシフィコ横浜　アネックスホール
横浜市西区みなとみらい1-1-1
http://www.pacifico.co.jp/

講演テーマ（予定）

決定したテーマを掲載します。この他に米国2件、日本側2件が予定されています。

1. IBIS and IBIS Specification Update Topic
　 Mr.Michael Mirmak　Intel Corporation

2. IBIS Parser Update Topic
　 Mr. Bob Ross　Teraspeed Consulting Group

3. Chip PDN Model for Power Aware Signal Integrity Analysis
　 益子　行雄 氏　ケイデンス・デザイン・システムズ社

4. SI解析を行う実設計現場からの声
　 木部　弘也 氏　（株）図研

5. USB3.0 IBIS AMI Modelを用いたSimulation Kitの適用事例
　 大谷　晋太郎 氏　富士通セミコンダクター（株）

6. over-clockedモデル検証とユーザから見たIBISへの期待
　 鳥越　保輝　氏　（株）東芝

7. IBISシミュレーションと連動したSTA(スタティック・タイミング解析）によるDDR3/DDR4 の設計
　 上野　博嗣　氏　　日本ケイデンス・デザイン・システムズ社

8. Sパラメータ、何が読み取れるか、何を読み取らなければならないか
　 前田　真一　氏　　KEI Systems

受講料

無料（テキスト付）

申込方法

定員150名に達し次第、締め切らせて頂きます（申込締切11月9日）。

【受付終了】
定員になりましたので受付を終了いたします。
多数のお申込有り難うございました。